陽明交大 IC設計 核心課程

陽明交通大學的 IC設計核心課程 是以培育半導體與積體電路設計領域的下一代領袖為目標，並深度結合 教育部 晶創計畫 的核心精神。 該計畫旨在推動 16nm以下先進製程技術，特別是 FinFET 製程 的引入，強化現有課程的技術深度，讓學生能夠全面掌握先進製程技術的理論與應用。目標希望 培養具有卓越技術能力和創新思維的專業人才，推動國內半導體產業在全球競爭中的發展與突破。

在課程規劃上，陽明交大結合了 演算法設計、數位電路、類比電路、功率管理、記憶體系統 以及 高頻電路設計 等多元領域，提供學生從基礎到進階的完整學習體系。課程中除了涵蓋前端的 RTL 設計與驗證外， 還深入後端實體設計，並特別針對 FinFET 特性進行實際應用與模擬，讓學生能夠應對現代半導體設計的挑戰。 為了讓學生與研究無縫接軌，課程內容與最新的 IC 設計趨勢保持同步，不僅注重理論的傳授，還特別安排實驗與專案訓練，讓學生能夠在實際的設計項目中獲得寶貴的經驗。 此外，課程還強調學生在設計過程中的創新能力，特別是在實現高效能、低功耗的晶片設計時，利用 FinFET 技術顯著提升晶片效能。

此外，本實驗室將透過提供三種不同的伺服器環境，滿足課程與研究需求：

這些伺服器的建置將大幅提升學生在學習與研究中的效率，讓學習效果成倍增長。未來，實驗室將協助培育的優秀人才進一步投入校內 研究類別的晶創計畫，參與尖端技術的開發，推動國內半導體領域的創新與突破。

陽明交大 IC設計核心課程的最大特色在於其跨領域的完整性與應用性。 除了幫助學生掌握技術，課程還提供與產業接軌的機會， 透過校內實驗室與企業合作，讓學生熟悉最新的半導體設計流程與技術需求，為未來進一步進行高階研究或進入業界發展奠定基礎。

積體電路設計實驗 | 李鎮宜教授

IC Lab課程照片

IC Lab課程涵蓋了積體電路設計的各個環節，從前端RTL設計到後端實體設計，學生將學習如何利用最新的工具和技術進行IC設計。課程內容包含數位設計的進階技巧，如低功耗設計、同步電路設計、Pipeline設計和System Verilog驗證等。

學生將通過12個實驗和兩個期中期末專案實作，全面掌握相關技能並能夠應用於實際的IC設計項目中。

VLSI 實驗 | 張錫嘉教授

VLSI Lab課程照片

VLSI Lab 課程目標為讓學生深入理解超大型積體電路的設計原理和技術方法。課程包括Hspice電路模擬、進階Layout佈局設計、Verilog架構模擬等。

通過這些課程內容，學生能夠理解標準元件概念，並實現具有更小面積、更低功耗和更高速度的電路設計。此外，通過5個實驗和期末專案，學生將掌握相關技能，並能夠將其應用於實際設計中。

電源管理晶片設計與實作 | 陳柏宏教授

電源管理晶片課程照片

針對高頻開關電源與低功耗電源管理晶片進行設計與驗證，實作課程包括高效能電流模控制技術與多相位架構設計。

數位積體電路設計 | 吳易忠教授

數位積體電路設計課程照片

深入學習數位電路的設計方法，課程涵蓋先進架構如流水線設計與時脈同步技術。